El proyecto

La causa de todas estas cosas que os estamos contando en pendejadasytequila es ni más ni menos que un proyecto de colaboración entre la Universidad Politécnica de Madrid y la Universidad Autónoma de Aguascalientes.
Se que a muchos de vosotros esto no os interesará para nada, pero este proyecto como elemento inicial que permitirá la constitución de un convenio de colaboración entre las dos universidades tiene una enorme importancia.

Esperamos que este sea el comienzo de una larga amistad :-)

Así que el que quiera saber un poco más sobre todo esto, aquí tiene un aperitivo.

ANTECEDENTES DEL PROYECTO Y ACTIVIDADES PREVIAS

Contexto y justificación
Las placas de prototipado de Lógica configurable (FPGA) están ampliamente difundidas en los laboratorios docentes de las Universidades. La utilización de estas plataformas tiende aprovechar los sistemas Web para el acceso remoto de los equipos de laboratorio, de tal suerte que los usuarios puedan trabajar en la Universidad, o bien de manera remota, con el consiguiente aumento en el aprovechamiento de los recursos.

Propósito del proyecto
En el proyecto que se propone se plantea la investigación y desarrollo de los módulos hardware y software necesarios para la utilización a distancia de plataformas de Lógica configurable (FPGAs)

Planteamiento general y áreas de trabajo
La experiencia de los participantes en el desarrollo de equipos didácticos es de vital importancia para el proyecto planteado. Teniendo en cuenta la experiencia de ambos grupos en diferentes proyectos de temática similar, así como la participación de los mismos en diversos trabajos educativos, se prevé una evolución en la calidad, en la complejidad y en las posibilidades de utilización de la plataforma propuesta. Las publicaciones que se enlistan a continuación muestran la experiencia de los participantes en desarrollos didácticos:

1. G. Leyva, R. Jaramillo, C. Carreras y O. Nieto-Taladriz, "Tarjeta Didáctica para Implementación de Circuitos Digitales en FPGA", XII Congreso Internacional de Computación, Instituto Politécnico Nacional, Ciudad de México (México), Octubre 2003. ISBN: 970-36-0098-0, pp. 291-294

2. O. Nieto, A. Araujo, A. Quintana, J. Agüí, C. Carreras, “VESTA: A high flexibility and low granularity domotic platform based on distributed processing over a dynamic interconnection Wireless Network” IPSI 2003 PROCEEDINGS, Montenegro, 4 de octubre 2003. ISBN 86-7466-117-3 3

3. G. Leyva, G. Caffarena, C. Carreras y O. Nieto-Taladriz, "Design of Prototyping Boards with Xilinx FPGAs", 5th European Workshop on Microelectronics Education (EWME 2004), Lausanne, Suiza, Abril 2004.

4. G. Leyva, F. Rizo, C. Carreras y O. Nieto-Taladriz, “Diseño de Placas de Prototipado con FPGAs Virtex y aplicación para Laboratorios Docentes”,Congreso de Tecnologías Aplicadas a la Enseñanza de Electrónica (TAEE 2004), Valencia, España, 14-16 de Julio de 2004.

5. A. Araujo, J.M. Montero, D. Fraga, J.I.Izpura, O. Nieto, “ANTARES: Una integración de docencia universitaria e I+D+I en una misma plataforma”, Congreso de Tecnologías Aplicadas a la Enseñanza de Electrónica (TAEE 2004), Valencia, España, 14-16 de Julio de 2004.

PARTICIPANTES

Universidad Politécnica de Madrid, ETSI Telecomunicación, Departamento de Ingeniería Electrónica:

• Octavio Nieto Taladríz-García nieto@die.upm.es


• Álvaro Araujo Pinto araujo@die.upm.es


• David Fraga Aydillo dfraga@die.upm.es

Universidad Autónoma de Aguascalientes, Centro de Ciencias Básicas, Departamento de Sistemas Electrónicos

• Enrique Arámbula Miranda arambula@correo.uaa.mx
  
• Felipe de Jesús Rizo Díaz frizo@correo.uaa.mx
  
• Gerardo Leyva Hernández gleyvah@die.upm.es
  
  

OBJETIVO

Este proyecto conjunto propone la investigación y desarrollo de plataformas de prototipado que permitan la utilización eficiente de los futuros equipamientos docentes a través de los siguientes objetivos globales:

a) Desarrollo de placas hardware de prototipado que permitan a los estudiantes de grado y/o post grado la realización de prácticas y experimentos de laboratorio, presencial o remotamente, utilizando los sistemas de comunicaciones modernos.

b) Desarrollo de plataformas software que permitan la gestión de información para la configuración, depuración, monitorización y prueba de los recursos hardware.

c) Definición de una metodología y desarrollo de las herramientas asociadas que permitan la interacción del usuario con la plataforma.

d) Definición de una arquitectura WAN, LAN, que permita la conexión directa de las placas de prototipado al servidor de red, sin ordenadores PC entre ambas partes.

e) Definición de un sistema de gestión informático que posibilite el uso racional y eficiente de las plataformas de prototipado.

Estos objetivos se enmarcan claramente en las áreas temáticas establecidas como prioritarias para la cooperación bilateral entre España y México. Los resultados del proyecto deberán permitir el desarrollo a corto plazo de prototipos susceptibles de ser reproducidos industrialmente para el equipamiento de las universidades participantes y de otras universidades iberoamericanas interesadas en el proyecto.

ACTIVIDADES PREVISTAS

Tareas
1. Estudio del estado de arte de las plataformas de investigación remotas de lógica configurable
2. Estudio y selección de la familia de FPGAs más idónea para las características que se desean de la plataforma.
3. Estudio, análisis y selección de microcontroladores orientados a comunicaciones con el objetivo de seleccionar el mejor para la plataforma planteada.
4. Definición de una arquitectura de red (LAN, WAN) que posibilite la conexión de las plataformas a la red sin que sea necesario un ordenador personal entre éstas y el servidor de red.
5. Desarrollo de un prototipo basado en el microcontrolador seleccionado, preparado para configurar, monitorizar, e interactuar con FPGAs.
6. Desarrollo de un prototipo basado en FPGA que ofrezca facilidades de acceso a los modos de configuración requeridos y que pueda ser operado en modo remoto y local.
7. Definición y desarrollo de los componentes software que permitan la configuración e interacción entre los componentes hardware de la plataforma.
8. Diseño y desarrollo del prototipo hardware final.
9. Integración final de los componentes hardware y software y puesta en marcha de la plataforma.
10. Definición de un sistema de gestión informático que posibilite el uso racional y eficiente de las plataformas de prototipado.

Mecanismos de coordinación
1. Interacción diaria de tipo técnico entre los miembros del mismo grupo participantes en el proyecto.
2. Cada uno de los grupos elaborará un informe mensual que será enviado en formato electrónico por los líderes de proyecto de cada grupo al responsable del proyecto.
3. Reuniones de coordinación, seguimiento y evaluación bimestral estando presente cuando menos uno de los miembros del grupo que visita al otro grupo.
4. Reuniones técnicas de presentación de resultados estando presente el responsable del proyecto, los líderes de proyecto de cada grupo y la mayoría de miembros de los grupos participantes que las circunstancias permitan.

RESULTADOS ESPERADOS

Los resultados esperados son la consecución de todos y cada uno de los objetivos que se plantean a lo largo de proyecto. El resultado será la obtención de un laboratorio de electrónica basada en FPGA y microcontrolador puntero a nivel mundial, con un equipamiento adecuado a la docencia en un ámbito eminentemente tecnológico.

De la misma forma la integración de un equipo de profesores de diferentes culturas y maneras de afrontar el programa docente enriquecerá tanto a cada uno de los participantes en el proyecto como a la consecución del mismo, al sumarse experiencias diferentes.

Por último se resuelve un problema administrativo muy común en este campo como es la gestión de los laboratorios docentes, informatizando todos los procesos de adjudicación de puesto e, incluso, permitiendo al alumno realizar un laboratorio desde su casa.

La experiencia de los equipos participantes tanto en la parte docente como en la parte de investigación en los temas que se tratan: diseño de circuitos electrónicos, microcontroladores, FPGA y gestión de redes, augura un final exitoso a tan ambicioso proyecto.